AM3358BZCZA100 Mikroprozessoren – MPU ARM Cortex-A8 MPU
♠ Produktbeschreiwung
| Produktattribut | Attributwäert |
| Hiersteller: | Texas Instruments |
| Produktkategorie: | Mikroprozessoren - MPU |
| RoHS: | Detailer |
| Montagestil: | SMD/SMT |
| Pak/Këscht: | PBGA-324 |
| Serie: | AM3358 |
| Kär: | ARM Cortex A8 |
| Zuel vun de Kären: | 1 Kär |
| Datenbusbreet: | 32-Bit |
| Maximal Taktfrequenz: | 1 GHz |
| L1 Cache Instruktiounsspeicher: | 32 kB |
| L1 Cache Datenspeicher: | 32 kB |
| Betribsspannung: | 1,325 V |
| Minimal Betribstemperatur: | - 40°C |
| Maximal Betribstemperatur: | + 105°C |
| Verpackung: | Schacht |
| Mark: | Texas Instruments |
| Gréisst vum Daten-RAM: | 64 kB, 64 kB |
| Gréisst vum Daten-ROM: | 176 kB |
| I/O Spannung: | 1,8 V, 3,3 V |
| Interface-Typ: | CAN, Ethernet, I2C, SPI, UART, USB |
| L2 Cache-Instruktioun / Datenspeicher: | 256 kB |
| Speichertyp: | L1/L2/L3 Cache, RAM, ROM |
| Fiichtegkeetsempfindlech: | Jo |
| Zuel vun Timer/Zähler: | 8 Timer |
| Prozessor Serie: | Sitara |
| Produkttyp: | Mikroprozessoren - MPU |
| Fabréckspack Quantitéit: | 126 |
| Ënnerkategorie: | Mikroprozessoren - MPU |
| Handelsnumm: | Sitara |
| Iwwerwaachungs-Timer: | Iwwerwaachungs-Timer |
| Eenheetsgewiicht: | 1,714 g |
♠ AM335x Sitara™ Prozessoren
D'AM335x Mikroprozessoren, baséiert op dem ARM Cortex-A8 Prozessor, gi mat Bild-, Grafikveraarbechtung-, Peripheriegeräter- an industriellen Interface-Optiounen wéi EtherCAT a PROFIBUS verbessert. D'Geräter ënnerstëtzen High-Level-Betribssystemer (HLOS). Prozessor-SDK Linux® an TI-RTOS si gratis vun TI verfügbar.
Den AM335x Mikroprozessor enthält d'Ënnersystemer, déi am funktionelle Blockdiagramm gewisen sinn, an eng kuerz Beschreiwung vun all eenzelne System folgt:
Dëst enthält d'Ënnersystemer, déi am funktionelle Blockdiagramm gewisen sinn, an eng kuerz Beschreiwung vun all eenzel folgt:
De Mikroprozessoreenheet (MPU)-Subsystem baséiert um ARM Cortex-A8 Prozessor an de PowerVR SGX™ Grafikbeschleuniger-Subsystem bitt 3D-Grafikbeschleunigung fir Display- an Spilleffekter z'ënnerstëtzen.
De PRU-ICSS ass getrennt vum ARM-Kär, wat en onofhängege Betrib an Taktberechnung fir méi grouss Effizienz a Flexibilitéit erméiglecht. De PRU-ICSS erméiglecht zousätzlech Peripherie-Interfaces a Echtzäitprotokoller wéi EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos an anerer. Zousätzlech bitt déi programméierbar Natur vum PRU-ICSS, zesumme mat sengem Zougang zu Pins, Eventer an all System-on-Chip (SoC) Ressourcen, Flexibilitéit bei der Ëmsetzung vu schnelle Echtzäit-Äntwerten, spezialiséierten Datenbehandlungsoperatiounen, personaliséierte Peripherie-Interfaces an der Entlastung vun Aufgaben vun den anere Prozessorkären vum SoC.
• Bis zu 1 GHz Sitara™ ARM® Cortex®-A8 32-Bit RISC Prozessor
– NEON™ SIMD Coprozessor
– 32KB L1-Instruktioun an 32KB Datencache mat Eenzelfehlerdetektioun (Paritéit)
– 256KB L2-Cache mat Fehlerkorrekturcode (ECC)
– 176KB On-Chip Boot-ROM
– 64KB dedizéierten RAM
– Emulatioun an Debug – JTAG
– Interrupt Controller (bis zu 128 Interrupt Ufroen)
• On-Chip-Speicher (Gedeelt L3 RAM)
– 64 KB General-Purpose On-Chip Memory Controller (OCMC) RAM
– Zougänglech fir all Meeschteren
– Ënnerstëtzt d'Erënnerung fir e séieren Opwächen
• Extern Speicherschnittstellen (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L Controller:
– mDDR: 200-MHz Takt (400-MHz Datenrate)
– DDR2: 266-MHz Takt (532-MHz Datenrate)
– DDR3: 400-MHz Takt (800-MHz Datenrate)
– DDR3L: 400-MHz Takt (800-MHz Datenrate)
– 16-Bit Datenbus – 1 GB gesamten adresséierbare Späicherplatz
– Ënnerstëtzt eng x16 oder zwou x8 Speichergerätkonfiguratiounen
– Allgemengen Zweck Speichercontroller (GPMC)
– Flexibel 8-Bit- a 16-Bit-asynchron Speicherinterface mat bis zu siwe Chip-Selects (NAND, NOR, Muxed-NOR, SRAM)
– Benotzt BCH Code fir 4-, 8- oder 16-Bit ECC z'ënnerstëtzen
– Benotzt Hamming Code fir 1-Bit ECC z'ënnerstëtzen
– Fehlerfindermodul (ELM)
– Gëtt a Verbindung mam GPMC benotzt fir Adressen vun Datenfehler aus Syndrompolynomer ze lokaliséieren, déi mat engem BCH-Algorithmus generéiert goufen
– Ënnerstëtzt 4-, 8- a 16-Bit pro 512-Byte Blockfehlerlokatioun baséiert op BCH Algorithmen
• Programméierbar Echtzäit-Eenheets-Ënnersystem an Industriell Kommunikatiouns-Ënnersystem (PRU-ICSS)
– Ënnerstëtzt Protokoller wéi EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ a méi
– Zwee programméierbar Echtzäit-Eenheeten (PRUs)
– 32-Bit Load/Store RISC Prozessor, deen op 200 MHz lafe kann
– 8KB Instruktiouns-RAM mat Eenzelfehlerdetektioun (Paritéit)
– 8KB Daten-RAM mat Eenzelfehlerdetektioun (Paritéit)
– Eenzelzyklus 32-Bit Multiplikator mat 64-Bit Akkumulator
– Verbessert GPIO-Modul bitt Ënnerstëtzung fir Eran-/Erausschaltung a parallel Verriegelung bei externem Signal
– 12KB gedeelt RAM mat Eenzelfehlerdetektioun (Paritéit)
– Dräi 120-Byte Registerbanken, déi vun all PRU zougänglech sinn
– Interrupt Controller (INTC) fir d'Behandlung vu Systeminput-Evenementer
– Lokalen Interconnect-Bus fir d'Verbindung vun internen an externen Masteren mat de Ressourcen am PRU-ICSS
– Peripheriegeräter am PRU-ICSS:
– Een UART-Port mat Flowkontrollpins, ënnerstëtzt bis zu 12 Mbps
– Ee Modul fir verbessert Opnam (eCAP)
– Zwee MII Ethernet Ports déi industriellt Ethernet ënnerstëtzen, wéi z.B. EtherCAT
– Een MDIO-Port
• Stroum-, Reset- a Clock Management (PRCM) Modul
– Kontrolléiert den Zougang an den Ausgang vun de Standby- a Deep-Sleep-Modus
– Verantwortlech fir Schlofsequenzéierung, Power Domain Switch-Off-Sequenzéierung, Wake-Up-Sequenzéierung a Power Domain Switch-On-Sequenzéierung
– Aueren
– Integréierten 15- bis 35-MHz Héichfrequenzoszillator, deen benotzt gëtt fir eng Referenztakt fir verschidde System- a Peripherietakter ze generéieren
– Ënnerstëtzt individuell Aueraktivéierungs- an Deaktivéierungskontroll fir Subsystemer a Peripheriegeräter fir e reduzéierte Stroumverbrauch ze erliichteren
– Fënnef ADPLLs fir Systemuhren ze generéieren (MPU Subsystem, DDR Interface, USB a Peripheriegeräter [MMC an SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Auer)
– Kraaft
– Zwee net schaltbar Leeschtungsberäicher (Echtzäituhr [RTC], Wecklogik [WAKEUP])
– Dräi schaltbar Energieberäicher (MPU Subsystem [MPU], SGX530 [GFX], Peripheriegeräter an Infrastruktur [PER])
– Implementéiert SmartReflex™ Klass 2B fir Kärspannungsskaléierung baséiert op Chiptemperatur, Prozessvariatioun a Leeschtung (Adaptive Voltage Scaling [AVS])
– Dynamesch Spannungsfrequenzskaléierung (DVFS)
• Spillperipheriegeräter
• Haus- an Industrieautomatiséierung
• Medizinesch Apparater fir Konsumenten
• Drécker
• Smart Mautsystemer
• Verbonne Verkafsautomaten
• Gewiichtsskalaen
• Educatiounskonsolen
• Fortgeschratt Spillsaachen
