KSZ9567RTXI Ethernet-ICs 7-Port 10/100 Managed Switch
♠ Produktbeschreiwung
Produktattribut | Attributwäert |
Hiersteller: | Mikrochip |
Produktkategorie: | Ethernet-ICs |
RoHS: | Detailer |
Montagestil: | SMD/SMT |
Pak / Këscht: | TQFP-EP-128 |
Produkt: | Ethernet-Switchen |
Standard: | 10BASE-TE, 100BASE-TX, 1GBASE-T |
Zuel vun den Transceiver: | 5 Sender-Empfänger |
Datenrate: | 10 Mb/s, 100 Mb/s, 1 Gb/s |
Interface-Typ: | I2C, MII, RGMII, RMII, SPI |
Betribsspannung: | 3,3 V |
Minimal Betribstemperatur: | - 40°C |
Maximal Betribstemperatur: | + 85°C |
Serie: | KSZ9567R |
Verpackung: | Schacht |
Mark: | Mikrochiptechnologie / Atmel |
Duplex: | Voll Duplex, Hallef Duplex |
Fiichtegkeetsempfindlech: | Jo |
Produkttyp: | Ethernet-ICs |
Fabréckspack Quantitéit: | 90 |
Ënnerkategorie: | Kommunikatiouns- a Netzwierk-ICs |
Versuergungsstroum - Max: | 750 mA |
Versuergungsspannung - Max: | 3,465 V |
Versuergungsspannung - Min: | 1,14 V |
Eenheetsgewiicht: | 0,045856 Unzen |
♠ 7-Port Gigabit Ethernet Switch mat Audio-Video-Bridging an zwou RGMII/MII/RMII-Interfaces
De KSZ9567R ass en héichintegréierten, IEEE 802.3-kompatibelen Netzwierkapparat, deen e Layer-2-managed Gigabit Ethernet-Switch, fënnef 10BASE-Te/100BASE-TX/1000BASE-T physesch Layer-Transceiver (PHYs) an associéiert MAC-Eenheeten, an zwee MAC-Ports mat individuell konfiguréierbaren RGMII/MII/RMII-Interfaces fir eng direkt Verbindung mat engem Hostprozessor/Controller, engem aneren Ethernet-Switch oder engem Ethernet PHY-Transceiver enthält.
De KSZ9567R baséiert op der branchenféierender Ethernet-Technologie, mat Funktiounen, déi entwéckelt goufen, fir d'Hostveraarbechtung ze entlaaschten an den Gesamtdesign ze rationaliséieren:
• Net-blockéierend Wire-Speed Ethernet Switch Fabric ënnerstëtzt 1 Gbps op RGMII
• Vollstänneg Weiterleitungs- a Filterkontroll, inklusiv portbaséiert Access Control List (ACL) Filterung
• Voll VLAN- an QoS-Ënnerstëtzung
• Verkéiersprioritéierung mat Ingress-/Egress-Schlaangen pro Port a no Verkéiersklassifikatioun
• Spanning Tree Ënnerstëtzung
• Ënnerstëtzung fir IEEE 802.1X Zougangskontroll
De KSZ9567R integréiert voll Hardware-Ënnerstëtzung fir den IEEE 1588v2 Precision Time Protocol (PTP), inklusiv Hardware-Zäitstempelung op all PHY-MAC-Interfaces, an eng héichopléisend Hardware-"PTP-Auer". Den IEEE 1588 bitt Submikrosekonnen-Synchroniséierung fir eng Rei vun industriellen Ethernet-Applikatiounen.
De KSZ9567R ënnerstëtzt vollstänneg d'IEEE-Famill vun Audio-Video-Bridging (AVB)-Standarden, déi eng héich Quality of Service (QoS) fir latency-sensitiv Trafficstréim iwwer Ethernet ubidden. Zäitstempel- a Zäitspäicherungsfunktiounen ënnerstëtzen d'IEEE 802.1AS-Zäitsynchroniséierung. All Ports hunn kredittbaséiert Traffic-Shaper fir IEEE 802.1Qav.
En Hostprozessor kann op all KSZ9567R Registere zougräifen, fir all PHY-, MAC- a Switchfunktiounen ze kontrolléieren. Vollstännegen Zougang zu de Registere ass iwwer déi integréiert SPI- oder I2C-Interfaces an duerch In-Band-Gestioun iwwer ee vun den Datenports verfügbar. Den Zougang zu de PHY-Registere gëtt iwwer eng MIIM-Interface geliwwert. Flexibel digital I/O-Spannung erlaabt et dem MAC-Port, direkt mat engem 1,8/2,5/3,3V Hostprozessor/Controller/FPGA ze verbannen.
Zousätzlech gouf eng robust Auswiel u Energieverwaltungsfeatures, dorënner Wake-on-LAN (WoL) fir e energiespuerend Standby-Betrib, entwéckelt fir den energieeffiziente Systemufuerderungen ze erfëllen.
De KSZ9567R ass an engem industriellen Temperaturberäich (-40°C bis +85°C) verfügbar.
• Switch-Management-Fäegkeeten
- 10/100/1000Mbps Ethernet Switch Basisfunktiounen: Frame-Puffer-Gestioun, Adress-Look-up-Tabell, Queue-Gestioun, MIB-Zähler
- Net-blockéierend Store-and-Forward Switch Fabric garantéiert eng séier Paketliwwerung andeems eng 4096 Entrée-Forwarding-Tabell mat engem 256kByte Frame-Puffer benotzt gëtt.
- Ënnerstëtzung fir Jumbo-Päcketen bis zu 9000 Bytes
- Port Mirroring/Iwwerwaachung/Sniffing: Entréeën an/oder Ausgänge vun engem Port
- Ënnerstëtzung vum Rapid Spanning Tree Protocol (RSTP) fir Topologieverwaltung a Ring-/linear Erhuelung
- Ënnerstëtzung fir Multiple Spanning Tree Protocol (MSTP)
• Zwee konfiguréierbar extern MAC-Ports
- Reduzéiert Gigabit Medienonofhängeg Interface (RGMII) v2.0
- Reduced Media Independent Interface (RMII) v1.2 mat 50MHz Referenztakt-Input/Output-Optioun vm
- Medienonofhängeg Interface (MII) am PHY/MAC-Modus
• Fënnef integréiert PHY-Ports
- 1000BASE-T/100BASE-TX/10BASE-Te IEEE 802.3
- D'Optioun "Fast Link-up" reduzéiert d'Verbindungszäit däitlech
- Auto-Negotiatioun an Auto-MDI/MDI-X Ënnerstëtzung
- On-Chip-Terminatiounswiderstänn an intern Virspannung fir Differentialpaaren fir d'Leeschtung ze reduzéieren
- LinkMD® Kabeldiagnosefunktiounen fir Kabelöffnungen, Kuerzschluss a Kabellängt ze bestëmmen
• Fortgeschratt Schalterfäegkeeten
- IEEE 802.1Q VLAN Ënnerstëtzung fir 128 aktiv VLAN Gruppen an déi ganz Palette vun 4096 VLAN IDs
- IEEE 802.1p/Q Tag-Asetzen/Entfernen op Basis vun de Ports
- VLAN ID op Basis vun engem Port oder VLAN
- IEEE 802.3x Vollduplex-Flosskontrolle a Hallefduplex-Réckdrockkollisiounskontrolle
- IEEE 802.1X Zougangskontroll (Portbaséiert a MAC-Adressbaséiert)
- IGMP v1/v2/v3 Snooping fir Multicast-Paketfilterung
- IPv6 Multicast Listener Discovery (MLD) Snooping
- IPv4/IPv6 QoS Ënnerstëtzung, QoS/CoS Paketprioritéierung
- 802.1p QoS Paketklassifikatioun mat 4 Prioritéitsqueues
- Programméierbar Geschwindegkeetsbegrenzung op Entrée-/Ausgangsporten
• IEEE 1588v2 PTP an Auersynchroniséierung
- Transparent Auer (TC) mat automatescher Korrekturupdate
- Ënnerstëtzung fir Master- a Slave-Ordinary Clock (OC)
- End-to-End (E2E) oder Peer-to-Peer (P2P)
- Ënnerstëtzung fir PTP Multicast- an Unicast-Messagen
- PTP-Messagetransport iwwer IPv4/v6 an IEEE 802.3
- IEEE 1588v2 PTP Paketfilterung
- Synchron Ethernet Ënnerstëtzung iwwer restauréiert Auer
• Audio-Video-Bridging (AVB)
- Entsprécht den IEEE 802.1BA/AS/Qat/Qav Standarden
- Prioritéit an der Schlaang,
- gPTP Zäitsynchroniséierung, kredittbaséierten Traffic Shaper
• Ëmfangräichen Zougang zu Konfiguratiounsregisteren
- Héichgeschwindeg 4-Drot SPI (bis zu 50MHz), I2C Schnëttstellen erméiglechen Zougang zu all internen Registeren
- MII Management (MIIM, MDC/MDIO 2-Drot) Interface bitt Zougang zu all PHY Registeren
- In-Band-Verwaltung iwwer all Datenports
- I/O Pin Strapping-Funktioun fir bestëmmt Registerbits vun I/O Pins beim Reset-Zäitpunkt ze setzen
• Energieverwaltung
- Energiedetektioun beim Ausschalten vum Kabel
- Dynamesch Auerbamkontroll
- Net benotzt Ports kënnen eenzel ausgeschalt ginn
- Ausschaltung vun der kompletter Software-Chip
- Wake-on-LAN (WoL) Standby-Stroummodus mat PME-Interrupt-Ausgang fir System-Wake bei ausgeléisten Eventer
• Industriell Ethernet (Profinet, MODBUS, Ethernet/IP)
• Echtzäit Ethernet Netzwierker
• IEC 61850 Netzwierker mat Automatiséierung vun Ënnerstatiounen
• Industriell Kontroll-/Automatiséierungsschalter
• Vernetzte Miess- a Kontrollsystemer
• Test- a Miessausrüstung