LCMXO640C-3TN144I FPGA – Feldprogramméierbar Gate-Array 640 LUTS 113 I/0
♠ Produktbeschreiwung
| Produktattribut | Attributwäert |
| Hiersteller: | Gitter |
| Produktkategorie: | FPGA - Feldprogramméierbar Gate-Array |
| RoHS: | Detailer |
| Serie: | LCMXO640C |
| Zuel vun de Logikelementer: | 640 LE |
| Zuel vun den I/Oen: | 113 I/O |
| Versuergungsspannung - Min: | 1,71 V |
| Versuergungsspannung - Max: | 3,465 V |
| Minimal Betribstemperatur: | - 40°C |
| Maximal Betribstemperatur: | + 100°C |
| Datenrate: | - |
| Zuel vun den Transceiver: | - |
| Montagestil: | SMD/SMT |
| Pak/Këscht: | TQFP-144 |
| Verpackung: | Schacht |
| Mark: | Gitter |
| Verdeelt RAM: | 6,1 kbit |
| Héicht: | 1,4 mm |
| Längt: | 20 mm |
| Maximal Betribsfrequenz: | 500 MHz |
| Fiichtegkeetsempfindlech: | Jo |
| Zuel vun de Logik-Array-Blöcken - LABs: | 80 LAB |
| Betribsstroum: | 17 mA |
| Betribsspannung: | 1,8 V/2,5 V/3,3 V |
| Produkttyp: | FPGA - Feldprogramméierbar Gate-Array |
| Fabréckspack Quantitéit: | 60 |
| Ënnerkategorie: | Programméierbar Logik-ICs |
| Gesamtspeicher: | 6,1 kbit |
| Breet: | 20 mm |
| Eenheetsgewiicht: | 1,319 g |
Net-volatil, onendlech rekonfiguréierbar
• Direkt uschalten – gëtt a Mikrosekonnen ugeschalt
• Eenzel Chip, kee externen Konfiguratiounsspeicher erfuerderlech
• Excellent Designsécherheet, kee Bitstroum deen ofgefaange muss ginn
• Konfiguréiert SRAM-baséiert Logik a Millisekonnen nei
• SRAM an net-flüchtege Speicher programméierbar iwwer JTAG Port
• Ënnerstëtzt Hannergrondprogramméierung vum net-flüchtege Speicher
Schlofmodus
• Erlaabt eng bis zu 100-fache Reduktioun vum statesche Stroum
TransFR™ Rekonfiguratioun (TFR)
• Aktualiséierung vun der Logik am Feld wärend de System funktionéiert
Héich I/O-zu-Logikdicht
• 256 bis 2280 LUT4s
• 73 bis 271 I/Os mat extensiven Package-Optiounen
• Dichtmigratioun ënnerstëtzt
• Bleifräi/RoHS-konform Verpackung
Agebett a verdeelt Speicher
• Bis zu 27,6 Kbits sysMEM™ Embedded Block RAM
• Bis zu 7,7 Kbits verdeeltem RAM
• Dedizéiert FIFO Kontrolllogik
Flexibelen I/O-Puffer
• Programméierbare sysIO™-Puffer ënnerstëtzt eng breet Palette vun Interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLLs
• Bis zu zwou analog PLLs pro Apparat
• Auermultiplizéieren, Dividéieren a Phasenverschiebung
Ënnerstëtzung op Systemniveau
• IEEE Standard 1149.1 Grenzscannen
• Integréierten Oszillator
• Apparater funktionéieren mat enger Stroumversuergung vun 3,3 V, 2,5 V, 1,8 V oder 1,2 V
• IEEE 1532-kompatibel In-System-Programméierung
