LCMXO640C-3TN144I FPGA - Field Programmable Gate Array 640 LUTS 113 I/0
♠ Produktbeschreiwung
| Produit Attributer | Attribut Wäert |
| Hersteller: | Gitter |
| Produit Kategorie: | FPGA - Feld Programméierbar Gate Array |
| RoHS: | Detailer |
| Serie: | LCMXO640C |
| Zuel vu Logik Elementer: | 640 LJ |
| Zuel vun I/Os: | 113 I/O |
| Versorgungsspannung - Min: | 1,71 V |
| Versuergungsspannung - Max: | 3.465 V |
| Minimum Operatioun Temperatur: | -40 C |
| Maximal Operatioun Temperatur: | +100 C |
| Daten Taux: | - |
| Zuel vun den Transceiver: | - |
| Montage Stil: | SMD/SMT |
| Package / Fall: | TQFP-144 |
| Verpakung: | Schacht |
| Marke: | Gitter |
| Verdeelt RAM: | 6,1 kbit |
| Héicht: | 1,4 mm |
| Längt: | 20 mm |
| Maximal Operatioun Frequenz: | 500 MHz |
| Feuchtigkeitempfindlech: | Jo |
| Zuel vu Logic Array Blocks - LABs: | 80 LAB |
| Operatioun Versuergung aktuell: | 17 mA |
| Betribssystemer Energieversuergung Volt: | 1,8 V/2,5 V/3,3 V |
| Produit Typ: | FPGA - Feld Programméierbar Gate Array |
| Factory Pack Quantitéit: | 60 |
| Ënnerkategorie: | Programméierbar Logik ICs |
| Gesamt Erënnerung: | 6,1 kbit |
| Breet: | 20 mm |
| Eenheet Gewiicht: | 1,319 g |
Net flüchteg, onendlech rekonfiguréierbar
• Instant-on - Kraaft a Mikrosekonnen
• Single Chip, keen externen Configuratioun Erënnerung néideg
• Excellent Design Sécherheet, kee bëssen Baach ze ofgefaangen
• Reconfiguréieren SRAM baséiert Logik an Millisekonnen
• SRAM an Net-flüchtege Erënnerung programmable duerch JTAG port
• Ënnerstëtzt Hannergrond programméiere vun Net-flüchtege Erënnerung
Schlofmodus
• Erlaabt bis zu 100x statesch Stroumreduktioun
TransFR™ Reconfiguration (TFR)
• Am Feld Logik Update iwwerdeems System bedreift
Héich I / O zu Logik Dicht
• 256 ze 2280 LUT4s
• 73 ze 271 ech / Os mat extensiv Package Optiounen
• Dicht Migratioun ënnerstëtzt
• Bleifräi / RoHS konform Verpakung
Embedded a verdeelt Memory
• Bis zu 27,6 Kbits sysMEM ™ Embedded Block RAM
• Bis zu 7,7 Kbits verdeelt RAM
• Engagéierten FIFO Kontroll Logik
Flexibel I/O Buffer
• Programméierbar sysIO™ Puffer ënnerstëtzt breet Palette vun Interfaces:
- LVCMOS 3.3/2.5/1.8/1.5/1.2
- LVTTL
- PCI
- LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLLs
• Bis zu zwee analog PLLs pro Apparat
• Auer multiplizéieren, deelen, a Phase Verréckelung
System Niveau Ënnerstëtzung
• IEEE Standard 1149.1 Grenz Scan
• Bord Oszilléierer
• Apparater funktionnéieren mat 3,3V, 2,5V, 1,8V oder 1,2V Stroumversuergung
• IEEE 1532 konform am System programméiere
