LPC1850FET180,551 ARM Mikrocontroller – MCU Cortex-M3 200kB SRAM 200 kB SRAM
♠ Produktbeschreiwung
Produktattribut | Attributwäert |
Hiersteller: | NXP |
Produktkategorie: | ARM Mikrocontroller - MCU |
RoHS: | Detailer |
Montagestil: | SMD/SMT |
Pak/Këscht: | TFBGA-180 |
Kär: | ARM Cortex M3 |
Gréisst vum Programmspeicher: | 0 B |
Datenbusbreet: | 32-Bit |
ADC-Opléisung: | 10 Bit |
Maximal Taktfrequenz: | 180 MHz |
Zuel vun den I/Oen: | 118 I/O |
Gréisst vum Daten-RAM: | 200 kB |
Versuergungsspannung - Min: | 2,4 V |
Versuergungsspannung - Max: | 3,6 V |
Minimal Betribstemperatur: | - 40°C |
Maximal Betribstemperatur: | + 85°C |
Verpackung: | Schacht |
Analog Versuergungsspannung: | 3,3 V |
Mark: | NXP Semiconductors |
DAC-Opléisung: | 10 Bit |
Daten-RAM-Typ: | SRAM |
Gréisst vum Daten-ROM: | 16 kB |
Daten-ROM-Typ: | EEPROM |
I/O Spannung: | 2,4 V bis 3,6 V |
Interface-Typ: | CAN, Ethernet, I2C, SPI, USB |
Längt: | 12,575 mm |
Fiichtegkeetsempfindlech: | Jo |
Zuel vun den ADC-Kanäl: | 8 Kanäl |
Zuel vun Timer/Zähler: | 4 Timer |
Prozessor Serie: | LPC1850 |
Produkt: | MCU |
Produkttyp: | ARM Mikrocontroller - MCU |
Programmspeichertyp: | Blëtz |
Fabréckspack Quantitéit: | 189 |
Ënnerkategorie: | Mikrocontroller - MCU |
Handelsnumm: | LPC |
Iwwerwaachungs-Timer: | Iwwerwaachungs-Timer |
Breet: | 12,575 mm |
Deel # Aliasen: | 935296289551 |
Eenheetsgewiicht: | 291,515 mg |
♠ 32-Bit ARM Cortex-M3 flashless MCU; bis zu 200 kB SRAM; Ethernet, zwee HS USB, LCD an externen Speichercontroller
Den LPC1850/30/20/10 si Mikrocontroller baséiert op ARM Cortex-M3 fir Embedded Applikatiounen. Den ARM Cortex-M3 ass e Kär vun der nächster Generatioun, deen Systemverbesserungen ubitt, wéi z. B. niddrege Stroumverbrauch, verbessert Debug-Funktiounen an en héije Grad un Ënnerstëtzungsblockintegratioun.
Den LPC1850/30/20/10 funktionéiert mat CPU-Frequenzen bis zu 180 MHz. Den ARM Cortex-M3 CPU enthält eng 3-Stufe-Pipeline a benotzt eng Harvard-Architektur mat separaten lokalen Instruktiouns- a Datenbussen, souwéi engem drëtte Bus fir Peripheriegeräter. Den ARM Cortex-M3 CPU enthält och eng intern Prefetch-Eenheet, déi spekulativ Verzweigung ënnerstëtzt.
Den LPC1850/30/20/10 enthält bis zu 200 kB On-Chip SRAM, eng Quad SPI Flash Interface (SPIFI), e State Configurable Timer/PWM (SCTimer/PWM) Subsystem, zwee High-Speed USB Controller, Ethernet, LCD, en externen Speichercontroller a verschidde digital an analog Peripheriegeräter.
• Prozessorkär – ARM Cortex-M3 Prozessor (Versioun r2p1), dee mat Frequenzen bis zu 180 MHz leeft.
– Eng agebaute Memory Protection Unit (MPU) vun der ARM Cortex-M3, déi aacht Regiounen ënnerstëtzt.
– ARM Cortex-M3 agebauten Nested Vectored Interrupt Controller (NVIC).
– Net-maskéierbaren Ënnerbriechungs- (NMI)-Input.
– JTAG a Serial Wire Debug, seriell Trace, aacht Breakpoints a véier Watchpoints.
– Ënnerstëtzung fir Enhanced Trace Module (ETM) an Enhanced Trace Buffer (ETB).
– System-Tick-Timer.
• Integréierten Speicher
– 200 kB SRAM fir Code- an Datenbenotzung.
– Verschidde SRAM-Blöcke mat separatem Buszougang.
– 64 kB ROM mat Bootcode an On-Chip Softwaretreiber.
– 64 Bit + 256 Bit One-Time Programmable (OTP) Speicher fir allgemeng Benotzung.
• Auergeneratiounseenheet
– Kristalloscillator mat engem Betribsberäich vun 1 MHz bis 25 MHz.
– 12 MHz internen RC-Oszillator, deen op 1,5 % Genauegkeet iwwer Temperatur a Spannung ofgeschnidden ass.
– RTC-Kristalloscillator mat ultra-niddereger Leeschtung.
– Dräi PLLs erlaben de CPU-Betrib bis zur maximaler CPU-Rate ouni datt en Héichfrequenzkristall gebraucht gëtt. Déi zweet PLL ass fir den High-Speed-USB geduecht, déi drëtt PLL kann als Audio-PLL benotzt ginn.
– Auerausgang
• Konfiguréierbar digital Peripheriegeräter:
– Zoustandskonfiguréierbaren Timer (SCTimer/PWM) Subsystem op AHB.
– De Global Input Multiplexer Array (GIMA) erlaabt et, verschidde Inputen an Outputen mat eventgedriwwenen Peripheriegeräter wéi Timer, SCTimer/PWM an ADC0/1 ze verbannen.
• Seriell Schnëttstellen:
– Quad SPI Flash Interface (SPIFI) mat 1-, 2- oder 4-Bit Daten mat Raten vu bis zu 52 MB pro Sekonn.
– 10/100T Ethernet MAC mat RMII- an MII-Schnittstellen an DMA-Ënnerstëtzung fir héijen Duerchgank bei gerénger CPU-Belaaschtung. Ënnerstëtzung fir IEEE 1588 Zäitstempelung/erweidert Zäitstempelung (IEEE 1588-2008 v2).
– Eng High-Speed USB 2.0 Host/Device/OTG-Interface mat DMA-Ënnerstëtzung an On-Chip High-Speed PHY (USB0).
– Eng High-Speed USB 2.0 Host/Device-Interface mat DMA-Ënnerstëtzung, on-Chip Full-Speed PHY- an ULPI-Interface un eng extern High-Speed-PHY (USB1).
– USB-Interface elektresch Testsoftware abegraff am ROM USB Stack.
– Véier 550 UARTs mat DMA-Ënnerstëtzung: een UART mat voller Modem-Interface; een UART mat IrDA-Interface; dräi USARTs ënnerstëtzen den UART-Synchronmodus an eng Smartcard-Interface déi der ISO7816-Spezifikatioun entsprécht.
– Bis zu zwee C_CAN 2.0B Controller mat all engem Kanal. D'Benotzung vum C_CAN Controller schléisst de Betrib vun all anere Peripheriegeräter aus, déi mat der selwechter Busbréck verbonne sinn. Kuckt Figur 1 a Ref. 2.
– Zwee SSP-Controller mat FIFO- an Multiprotokoll-Ënnerstëtzung. Béid SSPs mat DMA-Ënnerstëtzung.
– Eng Fast-mode Plus I2C-Bus-Interface mat Monitormodus a mat Open-Drain I/O-Pins, déi der kompletter I2C-Bus-Spezifikatioun entspriechen. Ënnerstëtzt Datenraten vu bis zu 1 Mbit/s.
– Eng Standard I2C-Bus-Interface mat Monitormodus a Standard I/O-Pins.
– Zwee I2S-Interfaces mat DMA-Ënnerstëtzung, all mat engem Input an engem Output.
• Digital Peripheriegeräter:
– Externen Speichercontroller (EMC), deen extern SRAM-, ROM-, NOR-Flash- an SDRAM-Geräter ënnerstëtzt.
– LCD-Controller mat DMA-Ënnerstëtzung an enger programméierbarer Displayopléisung vu bis zu 1024 H
– 768 V. Ënnerstëtzt monochrom a faarweg STN-Panele an TFT-Faarfpanele; ënnerstëtzt 1/2/4/8 bpp Color Look-Up Table (CLUT) an 16/24-Bit Direct Pixel Mapping.
– Schnittstell fir sécher digital Input- a Output-Kaarten (SD/MMC).
– En aacht-Kanal General-Purpose DMA Controller kann op all Speicher um AHB an all DMA-fäeg AHB-Slaven zougräifen.
– Bis zu 164 GPIO-Pins (General-Purpose Input/Output) mat konfiguréierbare Pull-up/Pull-down-Widerstänn.
– GPIO-Registere sinn um AHB fir e schnelle Zougang placéiert. GPIO-Ports hunn DMA-Ënnerstëtzung.
– Bis zu aacht GPIO-Pins kënnen aus all GPIO-Pins als Rand- a Pegelsensitiv Interruptquellen ausgewielt ginn.
– Zwee GPIO-Gruppeninterruptmoduler erméiglechen eng Interrupt baséiert op engem programméierbare Muster vun Inputzoustänn vun enger Grupp vu GPIO-Pins.
– Véier Allzweck-Timer/Zähler mat Erfassungs- a Matchméiglechkeeten.
– Eng Motorsteierung PWM fir Dräiphasenmotorsteierung.
– Eng Quadratur-Encoder-Interface (QEI).
– Widderhuelende Ënnerbriechungstimer (RI-Timer).
– Iwwerwaachungstimer am Fënster.
– Echtzäitauer (RTC) mat ultra niddregem Stroumverbrauch op engem separaten Energieberäich mat 256 Bytes batteriebetriebenen Backup-Registeren.
– Alarmtimer; kann op Batterie bedriwwe ginn
• Analog Peripheriegeräter:
– Een 10-Bit DAC mat DMA-Ënnerstëtzung an enger Datenkonversiounsquote vu 400 kSamples/s.
– Zwee 10-Bit ADCs mat DMA-Ënnerstëtzung an enger Datenkonversiounsquote vu 400 kSamples/s. Bis zu aacht Inputkanäl pro ADC.
• Eenzegaarteg ID fir all Apparat.
• Kraaft:
– Eenzel 3,3 V (2,2 V bis 3,6 V) Stroumversuergung mat engem internen Spannungsregler um Chip fir d'Kärversuergung an den RTC-Stroumberäich.
– Den RTC-Stroumberäich kann separat iwwer eng 3 V Batterieversuergung bedriwwe ginn.
– Véier Modi mat reduzéiertem Energieverbrauch: Schlof, Déiwen Schlof, Ausschalten an Déiwen Ausschalten.
– Prozessor-Opwecken aus dem Schlofmodus iwwer Opweck-Interrupts vu verschiddene Peripheriegeräter.
– Erwächen aus dem Déifschlof-, Ausschalt- an Déifschaltmodus iwwer extern Ënnerbriechungen an Ënnerbriechungen, déi vu batteriebetriebenen Blöcken am RTC-Stroumberäich generéiert ginn.
– Brownout-Detektioun mat véier separaten Schwellenwäerter fir Ënnerbriechung an erzwongenen Reset.
– Reset beim Anschalten (POR).
• Verfügbar als 144-Pin LQFP-Packagen a als 256-Pin, 180-Pin an 100-Pin BGA-Packagen.
• Industriell
• RFID-Lieser
• Konsument
• E-Metering
• Wäisswueren