SPC5605BK0VLL6 32-Bit Mikrocontroller – MCU BOLERO 1M Cu WIRE
♠ Produktbeschreiwung
| Produktattribut | Attributwäert |
| Hiersteller: | NXP |
| Produktkategorie: | 32-Bit Mikrocontroller - MCU |
| RoHS: | Detailer |
| Serie: | MPC5605B |
| Montagestil: | SMD/SMT |
| Pak / Këscht: | LQFP-100 |
| Kär: | e200z0 |
| Gréisst vum Programmspeicher: | 768 kB |
| Gréisst vum Daten-RAM: | 64 kB |
| Datenbusbreet: | 32-Bit |
| ADC-Opléisung: | 10-Bit, 12-Bit |
| Maximal Taktfrequenz: | 64 MHz |
| Zuel vun den I/Oen: | 77 I/O |
| Versuergungsspannung - Min: | 3 V |
| Versuergungsspannung - Max: | 5,5 V |
| Minimal Betribstemperatur: | - 40°C |
| Maximal Betribstemperatur: | + 105°C |
| Qualifikatioun: | AEC-Q100 |
| Verpackung: | Schacht |
| Mark: | NXP Semiconductors |
| Daten-RAM-Typ: | SRAM |
| Interface-Typ: | CAN, I2C, LIN, SPI |
| Fiichtegkeetsempfindlech: | Jo |
| Prozessor Serie: | MPC560xB |
| Produkt: | MCU |
| Produkttyp: | 32-Bit Mikrocontroller - MCU |
| Programmspeichertyp: | Blëtz |
| Fabréckspack Quantitéit: | 90 |
| Ënnerkategorie: | Mikrocontroller - MCU |
| Iwwerwaachungs-Timer: | Iwwerwaachungs-Timer |
| Deel # Aliasen: | 935325828557 |
| Eenheetsgewiicht: | 0,024170 Unzen |
♠MPC5607B Mikrocontroller Datenblat
Dës Famill vu 32-Bit System-on-Chip (SoC) Mikrocontroller ass déi lescht Entwécklung am Beräich vun integréierten Automobil-Applikatiounscontroller. Si gehéiert zu enger wuessender Famill vun Automobilprodukter, déi entwéckelt goufen, fir déi nächst Well vun Uwendungen an der Karosserieelektronik am Gefier gerecht ze ginn.
Den fortgeschrattenen a käschteeffizienten e200z0h Hostprozessorkär vun dëser Automobilcontrollerfamill entsprécht der Power Architecture Technologie an implementéiert nëmmen d'VLE (Variable-Length Encoding) APU (Auxiliary Processor Unit), wat eng verbessert Codedicht bitt. E funktionéiert mat Geschwindegkeete vu bis zu 64 MHz a bitt eng héich performant Veraarbechtung, déi fir e niddrege Stroumverbrauch optimiséiert ass. E profitéiert vun der verfügbarer Entwécklungsinfrastruktur vun den aktuellen Power Architecture Geräter a gëtt mat Softwaretreiber, Betribssystemer a Konfiguratiounscode ënnerstëtzt, fir d'Benotzer bei den Implementatioune z'ënnerstëtzen.
• Eenzel Ausgab, 32-Bit CPU-Kärkomplex (e200z0h)
— Kompatibel mat der Power Architecture® Technologie-Agebuedener Kategorie
— Verbesserten Instruktiounsset, deen eng variabel Längtenkodéierung (VLE) fir d'Reduktioun vum Code-Footprint erlaabt. Mat der optionaler Kodéierung vu gemëschten 16-Bit- an 32-Bit-Instruktiounen ass et méiglech, eng bedeitend Reduktioun vum Code-Footprint z'erreechen.
• Bis zu 1,5 MB On-Chip Code Flash-Speicher gëtt mam Flash-Speicher-Controller ënnerstëtzt
• 64 (4 × 16) KB On-Chip Daten-Flash-Speicher mat ECC
• Bis zu 96 KB On-Chip SRAM
• Speicherschutzeenheet (MPU) mat 8 Regiounsbeschreiwungen an enger Regiounsgranularitéit vun 32 Byte bei bestëmmte Familljememberen (Kuckt Tabelle 1 fir Detailer.)
• Interrupt Controller (INTC), deen fäeg ass, 204 Interruptquellen mat auswielbarer Prioritéit ze handhaben
• Frequenzmoduléiert Phasengespärte Schleif (FMPLL)
• Crossbar-Switch-Architektur fir gläichzäitegen Zougang zu Peripheriegeräter, Flash oder RAM vu verschiddene Busmasteren
• 16-Kanal eDMA Controller mat verschiddene Transferufroquellen iwwer den DMA-Multiplexer
• De Boot Assist Modul (BAM) ënnerstëtzt intern Flash-Programméierung iwwer eng seriell Verbindung (CAN oder SCI)
• Den Timer ënnerstëtzt I/O-Kanäl a bitt eng Rei vun 16-Bit Input-Erfassung, Output-Vergläich a Pulsbreetmodulatiounsfunktiounen (eMIOS)
• 2 Analog-Digital-Konverter (ADC): een 10-Bit an een 12-Bit
• Cross Trigger Unit fir d'Synchroniséierung vun ADC-Konversiounen mat engem Timer-Event vum eMIOS oder PIT z'erméiglechen
• Bis zu 6 DSPI-Moduler (seriell Peripherie-Interface)
• Bis zu 10 serielle Kommunikatiounsschnittstellen (LINFlex) Moduler
• Bis zu 6 verbesserte Full-CAN (FlexCAN) Moduler mat konfiguréierbare Puffer
• 1 Interfacemodul fir integréiert Schaltungen (I2C)
• Bis zu 149 konfiguréierbar Universalpins, déi Input- an Output-Operatiounen ënnerstëtzen (ofhängeg vum Pak)
• Echtzäit-Zähler (RTC)
• Taktquell vun engem internen 128 kHz oder 16 MHz Oszillator, deen autonomt Wakeup mat enger Opléisung vun 1 ms an engem maximalen Timeout vun 2 Sekonnen ënnerstëtzt
• Optional Ënnerstëtzung fir RTC mat Taktquell vun engem externen 32 kHz Kristalloszillator, Ënnerstëtzung fir Wakeup mat enger Opléisung vun 1 Sekonn an engem maximalen Timeout vun 1 Stonn
• Bis zu 8 periodeschen Interrupt-Timer (PIT) mat 32-Bit-Zähleropléisung
• Nexus-Entwécklungsinterface (NDI) no IEEE-ISTO 5001-2003 Klass Zwee Plus
• Tester vun der Grenzscan vun Apparater/Boards ginn no der Joint Test Action Group (JTAG) vum IEEE (IEEE 1149.1) ënnerstëtzt
• On-Chip Spannungsregler (VREG) fir d'Reguléierung vun der Inputversuergung fir all intern Niveauen
