AM3352BZCZA100 Mikroprozessoren – MPU ARM Cortex-A8 MPU

• Bis zu 1 GHz Sitara™ ARM® Cortex®-A8 32-Bit RISC Prozessor

– NEON™ SIMD Coprozessor

– 32KB L1-Instruktioun an 32KB Datencache mat Eenzelfehlerdetektioun (Paritéit)

– 256KB L2-Cache mat Fehlerkorrekturcode (ECC)

– 176KB On-Chip Boot-ROM

– 64KB dedizéierten RAM

– Emulatioun an Debug – JTAG

– Interrupt Controller (bis zu 128 Interrupt Ufroen)

• On-Chip-Speicher (Gedeelt L3 RAM)

– 64 KB General-Purpose On-Chip Memory Controller (OCMC) RAM

– Zougänglech fir all Meeschteren

– Ënnerstëtzt d'Erënnerung fir e séieren Opwächen

• Extern Speicherschnittstellen (EMIF)

– mDDR(LPDDR), DDR2, DDR3, DDR3L Controller:

– mDDR: 200-MHz Takt (400-MHz Datenrate)

– DDR2: 266-MHz Takt (532-MHz Datenrate)

– DDR3: 400-MHz Takt (800-MHz Datenrate)

– DDR3L: 400-MHz Takt (800-MHz Datenrate)

– 16-Bit Datenbus

– 1GB Gesamtadresséierbaren Speicherplatz

– Ënnerstëtzt eng x16 oder zwou x8 Speichergerätkonfiguratiounen

– Allgemengen Zweck Speichercontroller (GPMC)

– Flexibel 8-Bit- a 16-Bit-asynchron Speicherinterface mat bis zu siwe Chip-Selects (NAND, NOR, Muxed-NOR, SRAM)

– Benotzt BCH Code fir 4-, 8- oder 16-Bit ECC z'ënnerstëtzen

– Benotzt Hamming Code fir 1-Bit ECC z'ënnerstëtzen

– Fehlerfindermodul (ELM)

– Gëtt a Verbindung mam GPMC benotzt fir Adressen vun Datenfehler aus Syndrompolynomer ze lokaliséieren, déi mat engem BCH-Algorithmus generéiert goufen

– Ënnerstëtzt 4-, 8- a 16-Bit pro 512-Byte Blockfehlerlokatioun baséiert op BCH Algorithmen

• Programméierbar Echtzäit-Eenheets-Ënnersystem an Industriell Kommunikatiouns-Ënnersystem (PRU-ICSS)

– Ënnerstëtzt Protokoller wéi EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ a méi

– Zwee programméierbar Echtzäit-Eenheeten (PRUs)

– 32-Bit Load/Store RISC Prozessor, deen op 200 MHz lafe kann

– 8KB Instruktiouns-RAM mat Eenzelfehlerdetektioun (Paritéit)

– 8KB Daten-RAM mat Eenzelfehlerdetektioun (Paritéit)

– Eenzelzyklus 32-Bit Multiplikator mat 64-Bit Akkumulator

– Verbesserten GPIO-Modul bitt Ënnerstëtzung fir Schaltung eran/aus a parallel Verriegelung bei externem Signal

– 12KB gedeelt RAM mat Eenzelfehlerdetektioun (Paritéit)

– Dräi 120-Byte Registerbanken, déi vun all PRU zougänglech sinn

– Interrupt Controller (INTC) fir d'Behandlung vu Systeminput-Evenementer

– Lokalen Interconnect-Bus fir d'Verbindung vun internen an externen Masteren mat de Ressourcen am PRU-ICSS

– Peripheriegeräter am PRU-ICSS:

– Een UART-Port mat Flowkontrollpins, ënnerstëtzt bis zu 12 Mbps

– Ee Modul fir verbessert Opnam (eCAP)

– Zwee MII Ethernet Ports déi industriellt Ethernet ënnerstëtzen, wéi z.B. EtherCAT

– Een MDIO-Port

• Stroum-, Reset- a Clock Management (PRCM) Modul

– Kontrolléiert den Zougang an den Ausgang vun de Standby- a Deep-Sleep-Modus

– Verantwortlech fir Schlofsequenzéierung, Power Domain Switch-Off-Sequenzéierung, Wake-Up-Sequenzéierung a Power Domain Switch-On-Sequenzéierung

– Aueren

– Integréierten 15- bis 35-MHz Héichfrequenzoszillator, deen benotzt gëtt fir eng Referenztakt fir verschidde System- a Peripherietakter ze generéieren

– Ënnerstëtzt individuell Aueraktivéierungs- an Deaktivéierungskontroll fir Subsystemer a Peripheriegeräter fir e reduzéierte Stroumverbrauch ze erliichteren

– Fënnef ADPLLs fir Systemuhren ze generéieren (MPU Subsystem, DDR Interface, USB a Peripheriegeräter [MMC an SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Auer)

– Kraaft

– Zwee net schaltbar Leeschtungsberäicher (Echtzäituhr [RTC], Wecklogik [WAKEUP])

– Dräi schaltbar Energieberäicher (MPU Subsystem [MPU], SGX530 [GFX], Peripheriegeräter an Infrastruktur [PER])

– Implementéiert SmartReflex™ Klass 2B fir Kärspannungsskaléierung baséiert op Chiptemperatur, Prozessvariatioun a Leeschtung (Adaptive Voltage Scaling [AVS])

– Dynamesch Spannungsfrequenzskaléierung (DVFS)

• Echtzäituhr (RTC)

– Echtzäitinformatiounen iwwer Datum (Dag-Mount-Joer-Wochendag) an Zäit (Stonnen-Minutten-Sekonnen)

– Internen 32,768-kHz Oszillator, RTC-Logik an 1,1-V internen LDO

– Onofhängegen Power-on-Reset (RTC_PWRONRSTn) Input

– Dedizéierten Input Pin (EXT_WAKEUP) fir extern Wake Events

– Programméierbaren Alarm kann benotzt ginn fir intern Ënnerbriechungen un de PRCM (fir Wecker) oder Cortex-A8 (fir Eventnotifikatioun) ze generéieren

– Programméierbaren Alarm kann mat externem Ausgang (PMIC_POWER_EN) benotzt ginn, fir den Energieverwaltungs-IC z'erméiglechen, net-RTC-Energieberäicher ze restauréieren

• Peripheriegeräter

– Bis zu zwee USB 2.0 High-Speed ​​DRD (Dual-Role Device) Ports mat integréierter PHY

– Bis zu zwee industrielle Gigabit Ethernet MACs (10, 100, 1000 Mbps)

– Integréierten Schalter

– All MAC ënnerstëtzt MII-, RMII-, RGMII- an MDIO-Interfaces

– Ethernet MACs a Switche kënnen onofhängeg vun anere Funktiounen funktionéieren

– IEEE 1588v1 Präzisiounszäitprotokoll (PTP)

– Bis zu zwee Controller-Area Network (CAN) Ports

– Ënnerstëtzt CAN Versioun 2 Deeler A an B

– Bis zu zwee Multichannel Audio Seriellports (McASPs)

– Send- an Empfangstakt bis zu 50 MHz

– Bis zu véier serielle Datenpins pro McASP-Port mat onofhängegen TX- an RX-Aueren

– Ënnerstëtzt Time Division Multiplexing (TDM), Inter-IC Sound (I2S) a ähnlech Formater

– Ënnerstëtzt digital Audio-Interface-Iwwerdroung (SPDIF-, IEC60958-1- an AES-3-Formater)

– FIFO-Puffer fir Senden an Empfang (256 Bytes)

– Bis zu sechs UARTs

– All UARTs ënnerstëtzen IrDA- a CIR-Modi

– All UARTs ënnerstëtzen RTS- a CTS-Flowkontroll

– UART1 ënnerstëtzt voll Modemkontroll

– Bis zu zwou Master- a Slave-McSPI-Seriell-Interfaces

– Bis zu zwou Chipselectiounen

– Bis zu 48 MHz

– Bis zu dräi MMC-, SD-, SDIO-Ports

– 1-, 4- an 8-Bit MMC-, SD-, SDIO-Modi

– MMCSD0 huet eng speziell Power Rail fir 1,8 V oder 3,3 V Betrib

– Dateniwwerdroungsrate bis zu 48 MHz

– Ënnerstëtzt Kaartenerkennung a Schreifschutz

– Entsprécht den MMC4.3, SD, SDIO 2.0 Spezifikatiounen

– Bis zu dräi I2C Master- a Slave-Interfaces

– Standardmodus (bis zu 100 kHz)

– Schnellmodus (bis zu 400 kHz)

– Bis zu véier Banken vun allgemengen I/O (GPIO) Pins

– 32 GPIO Pins pro Bank (Multiplexéiert mat anere funktionelle Pins)

– GPIO-Pins kënnen als Interrupt-Inputs benotzt ginn (bis zu zwee Interrupt-Inputs pro Bank)

– Bis zu dräi extern DMA-Event-Inputen, déi och als Interrupt-Inputen benotzt kënne ginn

– Aacht 32-Bit Allzweck-Timer

– DMTIMER1 ass en 1-ms Timer, deen fir Betribssystem (OS) Ticks benotzt gëtt

– DMTIMER4–DMTIMER7 sinn erausgepinnt

– Een Iwwerwaachungstimer

– SGX530 3D Grafikmotor

– Kachelbaséiert Architektur déi bis zu 20 Millioune Polygonen pro Sekonn liwwert

– Universal Scalable Shader Engine (USSE) ass eng Multithreaded Engine, déi Pixel- a Vertex-Shader-Funktionalitéit integréiert.

– Fortgeschratt Shader-Featureset iwwer Microsoft VS3.0, PS3.0 an OGL2.0

– Industriestandard API Ënnerstëtzung vun Direct3D Mobile, OGL-ES 1.1 an 2.0, an OpenMax

– Feinkornig Aufgabenwiessel, Lastausgleich a Energieverwaltung

– Fortgeschratt Geometrie DMA-gedriwwen Operatioun fir minimal CPU Interaktioun

– Programméierbar Anti-Aliasing fir héichqualitativ Biller

– Voll virtualiséiert Speicheradresséierung fir OS-Betrib an enger vereenegter Speicherarchitektur

• Spillperipheriegeräter

• Haus- an Industrieautomatiséierung

• Medizinesch Apparater fir Konsumenten

• Drécker

• Smart Mautsystemer

• Verbonne Verkafsautomaten

• Gewiichtsskalaen

• Educatiounskonsolen

• Fortgeschratt Spillsaachen