AM3352BZCZA100 Mikroprozessoren - MPU ARM Cortex-A8 MPU
♠ Produktbeschreiwung
| Produit Attributer | Attribut Wäert |
| Hersteller: | Texas Instrumenter |
| Produit Kategorie: | Mikroprozessoren - MPU |
| RoHS: | Detailer |
| Montage Stil: | SMD/SMT |
| Package / Fall: | PBGA-324 |
| Serie: | AM3352 |
| Kär: | ARM Cortex A8 |
| Zuel vu Cores: | 1 Kär |
| Datebus Breet: | 32 bit |
| Maximal Auer Frequenz: | 1 GHz |
| L1 Cache Instruktioun Memory: | 32 kb |
| L1 Cache Data Memory: | 32 kb |
| Betribssystemer Energieversuergung Volt: | 1.325 V |
| Minimum Operatioun Temperatur: | -40 C |
| Maximal Operatioun Temperatur: | +125 C |
| Verpakung: | Schacht |
| Marke: | Texas Instrumenter |
| Daten RAM Gréisst: | 64 kB, 64 kB |
| Daten ROM Gréisst: | 176 kB |
| Entwécklung Kit: | TMDXEVM3358 |
| I/O Spannung: | 1,8 V, 3,3 V |
| Interface Typ: | CAN, Ethernet, I2C, SPI, UART, USB |
| L2 Cache Instruktioun / Data Memory: | 256 kB |
| Erënnerung Typ: | L1/L2/L3 Cache, RAM, ROM |
| Feuchtigkeitempfindlech: | Jo |
| Zuel vun Timer / Zähler: | 8 Timer |
| Prozessor Serie: | Sitara |
| Produit Typ: | Mikroprozessoren - MPU |
| Factory Pack Quantitéit: | 126 |
| Ënnerkategorie: | Mikroprozessoren - MPU |
| Handelsnumm: | Sitara |
| Watchdog Timer: | Watchdog Timer |
| Eenheet Gewiicht: | 1,714g |
♠ AM335x Sitara™ Prozessoren
D'AM335x Mikroprozessoren, baséiert op dem ARM Cortex-A8 Prozessor, ginn verbessert mat Bild, Grafikveraarbechtung, Peripherieger an industriellen Interface Optiounen wéi EtherCAT a PROFIBUS.D'Apparater ënnerstëtzen High-Level Betribssystemer (HLOS).Prozessor SDK Linux® an TI-RTOS si gratis vun TI verfügbar.
Den AM335x Mikroprozessor enthält d'Ënnersystemer, déi am funktionnelle Blockdiagramm gewise ginn an eng kuerz Beschreiwung vun all folgend:
De enthält d'Subsystemer, déi am funktionnelle Blockdiagramm gewise ginn an eng kuerz Beschreiwung vun all folgend:
D'Mikroprozessor Eenheet (MPU) Subsystem baséiert op den ARM Cortex-A8 Prozessor an de PowerVR SGX ™ Graphics Accelerator Subsystem bitt 3D Grafik Beschleunegung fir Display a Spilleffekter z'ënnerstëtzen.De PRU-ICSS ass getrennt vum ARM Kär, erlaabt onofhängeg Operatioun a Clocking fir méi Effizienz a Flexibilitéit.
De PRU-ICSS erméiglecht zousätzlech Peripherie-Interfaces an Echtzäitprotokoller wéi EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos, an anerer.Zousätzlech bitt d'programméierbar Natur vun der PRU-ICSS, zesumme mat sengem Zougang zu Pins, Eventer an all System-on-Chip (SoC) Ressourcen, Flexibilitéit bei der Ëmsetzung vun schnellen Echtzäitreaktiounen, spezialiséierter Datehandhabungsoperatioune, personaliséiert Peripherie-Interfaces. , a beim Oflaaf vun Aufgaben vun den anere Prozessorkäre vu SoC.
• Bis zu 1 GHz Sitara™ ARM® Cortex® -A8 32-Bit RISC Prozessor
- NEON™ SIMD Coprocessor
- 32KB L1 Instruktioun an 32KB Datekache mat Eenfeelererkennung (Paritéit)
- 256KB vun L2 Cache mat Feeler Korrigéiere Code (ECC)
- 176KB vun On-Chip Boot ROM
- 64KB dedizéierten RAM
- Emulatioun an Debug - JTAG
- Ënnerbriechungskontroller (bis zu 128 Ënnerbriechungsfuerderunge)
• On-Chip Memory (Shared L3 RAM)
- 64KB vum General-Zweck On-Chip Memory Controller (OCMC) RAM
- Zougänglech fir All Masters
- Ënnerstëtzt Retentioun fir séier Wakeup
• Extern Memory Interfaces (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L Controller:
- mDDR: 200-MHz Auer (400-MHz Data Rate)
- DDR2: 266-MHz Auer (532-MHz Data Rate)
- DDR3: 400-MHz Auer (800-MHz Data Rate)
- DDR3L: 400-MHz Auer (800-MHz Data Rate)
- 16-Bit Databus
- 1GB vum Gesamt adresséierbare Raum
- Ënnerstëtzt One x16 oder Zwee x8 Memory Gerät Konfiguratiounen
- General-Purpose Memory Controller (GPMC)
- Flexibel 8-Bit a 16-Bit Asynchron Memory-Interface Mat bis zu siwe Chipwielen (NAND, NOR, Muxed-NOR, SRAM)
- Benotzt BCH Code fir 4-, 8- oder 16-Bit ECC z'ënnerstëtzen
- Benotzt Hamming Code fir 1-Bit ECC z'ënnerstëtzen
- Feeler Locator Modul (ELM)
- Benotzt a Verbindung mam GPMC fir Adresse vun Datefeeler aus Syndrompolynomen ze lokaliséieren, generéiert mat engem BCH Algorithmus
- Ënnerstëtzt 4-, 8-, a 16-Bit pro 512-Byte Block Feeler Location Baséiert op BCH Algorithmen
• Programméierbar Real-Time Unit Subsystem an Industrial Communication Subsystem (PRU-ICSS)
- Ënnerstëtzt Protokoller wéi EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, a Méi
- Zwee Programméierbar Echtzäit Eenheeten (PRUs)
- 32-Bit Load/Store RISC Prozessor Kapabel fir op 200 MHz ze lafen
- 8KB vun Instruktioun RAM Mat Eenfeeler Detektioun (Paritéit)
- 8KB vun Daten RAM mat Single-Error Detection (Parity)
- Eenzyklus 32-Bit Multiplikator mat 64-Bit Akkumulator
- Erweidert GPIO Modul bitt Shift In / Out Support a Parallel Latch op externt Signal
- 12KB vum Shared RAM Mat Single-Error Detection (Parity)
- Dräi 120-Byte Registerbanken zougänglech vun all PRU
- Interrupt Controller (INTC) fir Systeminput Eventer ze handhaben
- Lokal Interconnect Bus fir intern an extern Masters mat de Ressourcen bannent der PRU-ICSS ze verbannen
- Peripherieger am PRU-ICSS:
- Een UART Port mat Flow Control Pins, ënnerstëtzt bis zu 12 Mbps
- One Enhanced Capture (eCAP) Modul
- Zwee MII Ethernet Ports déi industriell Ethernet ënnerstëtzen, wéi EtherCAT
- One MDIO Port
• Power, Reset, an Clock Management (PRCM) Modul
- Kontrolléiert d'Entrée an d'Ausfahrt vu Stand-By an Deep-Sleep Modi
- Verantwortlech fir Schlof Sequencing, Power Domain Switch-Off Sequencing, Wake-Up Sequencing, a Power Domain Switch-On Sequencing
- Uhren
- Integréiert 15- bis 35-MHz High-Frequency Oszillator benotzt fir eng Referenzuhr fir verschidde System- a Peripherieuhren ze generéieren
- Ënnerstëtzt individuell Clock Aktivéieren an Desaktivéiere Kontroll fir Subsystemer a Peripherieger fir reduzéierter Stroumverbrauch ze erliichteren
- Fënnef ADPLLs fir Systemuhren ze generéieren (MPU Subsystem, DDR Interface, USB a Peripherieger [MMC a SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Auer)
- Kraaft
- Zwee Net-Schaltbar Power Domains (Echtzäit Auer [RTC], Wake-Up Logik [WAKEUP])
- Dräi Switchable Power Domains (MPU Subsystem [MPU], SGX530 [GFX], Peripherieger an Infrastruktur [PER])
- Implementéiert SmartReflex™ Klasse 2B fir Kärspannungsskaléierung baséiert op Diertemperatur, Prozessvariatioun a Leeschtung (Adaptiv Spannungsskaléierung [AVS])
- Dynamic Voltage Frequency Scaling (DVFS)
• Echtzäituhr (RTC)
- Echtzäit Datum (Dag-Mount-Joer-Dag vun der Woch) an Zäit (Stonnen-Minuten-Sekonne) Informatioun
- Intern 32.768-kHz Oszilléierer, RTC Logik an 1.1-V intern LDO
- Onofhängeg Power-on-Reset (RTC_PWRONRSTn) Input
- Engagéierten Input Pin (EXT_WAKEUP) fir extern Wake Eventer
- Programméierbar Alarm kann benotzt ginn fir intern Ënnerbriechungen op de PRCM (fir Wakeup) oder Cortex-A8 (fir Event Notifikatioun) ze generéieren
- Programméierbar Alarm ka mat externen Ausgang benotzt ginn (PMIC_POWER_EN) fir de Power Management IC z'aktivéieren fir Net-RTC Power Domains ze restauréieren
• Peripheriegeräter
- Bis zu zwee USB 2.0 High-Speed DRD (Dual-Role Device) Ports mat integréierter PHY
- Bis zu zwee industriell Gigabit Ethernet MACs (10, 100, 1000 Mbps)
- Integréiert Schalter
- All MAC ënnerstëtzt MII, RMII, RGMII, a MDIO Interfaces
- Ethernet MACs a Schalter kënnen onofhängeg vun anere Funktiounen operéieren
– IEEE 1588v1 Precision Time Protocol (PTP)
- Bis zu zwee Controller-Area Network (CAN) Ports
- Ënnerstëtzt CAN Versioun 2 Deeler A a B
- Bis zu zwee Multichannel Audio Serial Ports (McASPs)
- Iwwerdroen an Empfang Clocks bis zu 50 MHz
- Bis zu véier Serial Data Pins pro McASP Port mat onofhängege TX an RX Clocks
- Ënnerstëtzt Time Division Multiplexing (TDM), Inter-IC Sound (I2S), an ähnlech Formater
- Ënnerstëtzt Digital Audio Interface Transmissioun (SPDIF, IEC60958-1, an AES-3 Formater)
- FIFO Buffer fir Iwwerdroung an Empfang (256 Bytes)
- Bis zu sechs UARTs
- All UARTs ënnerstëtzen IrDA an CIR Modi
- All UARTs ënnerstëtzen RTS an CTS Flow Kontroll
- UART1 Ënnerstëtzt Voll Modem Kontroll
- Bis zu zwee Master- a Sklave McSPI Serial Interfaces
- Bis zu zwee Chip Wielt
– Bis zu 48 MHz
- Bis zu dräi MMC, SD, SDIO Ports
- 1-, 4- an 8-Bit MMC, SD, SDIO Modi
- MMCSD0 huet eng speziell Power Rail fir 1,8-V oder 3,3-V Operatioun
- Bis zu 48-MHz Datenübertragungsrate
- Ënnerstëtzt Card Detect and Write Protect
- Entsprécht MMC4.3, SD, SDIO 2.0 Spezifikatioune
- Bis zu dräi ech 2C Master- a Sklave-Interfaces
- Standardmodus (bis zu 100 kHz)
- Schnellmodus (bis zu 400 kHz)
- Bis zu véier Banken vun allgemeng Zweck I / O (GPIO) Pins
- 32 GPIO Pins pro Bank (Multiplexéiert mat anere funktionnelle Pins)
- GPIO Pins kënnen als Interrupt Input benotzt ginn (bis zu zwee Interrupt Input pro Bank)
- Bis zu dräi externen DMA Event Inputen déi och als Interrupt Input kënne benotzt ginn
- Aacht 32-Bit allgemeng Zweck Timer
- DMTIMER1 ass en 1-ms Timer benotzt fir Betribssystem (OS) Ticks
– DMTIMER4–DMTIMER7 sinn erausgepint
- One Watchdog Timer
- SGX530 3D Grafiken Engine
- Fliesen-baséiert Architektur Liwwert bis zu 20 Millioune Polygonen pro Sekonn
- Universal Scalable Shader Engine (USSE) ass e Multithreaded Engine mat Pixel a Vertex Shader Funktionalitéit
- Fortgeschratt Shader Feature Set iwwerschësseg vu Microsoft VS3.0, PS3.0, an OGL2.0
- Industrie Standard API Support vun Direct3D Mobile, OGL-ES 1.1 an 2.0, an OpenMax
- Fine-grained Task Switching, Load Balancing, a Power Management
- Fortgeschratt Geometrie DMA-Undriff Operatioun fir Minimum CPU Interaktioun
- Programméierbar High-Quality Image Anti-Aliasing
- Voll virtualiséiert Memory Adresséierung fir OS Operatioun an enger Unified Memory Architecture
• Spillerinne Peripherieger
• Home an industriell Automatisatioun
• Konsument Medical Apparater
• Dréckeren
• Smart Maut Systemer
• verbonne Automaten
• Waacht Skalen
• Erzéiungskonsolen
• Fortgeschratt Spillsaachen
