TMS320C6678ACYPA Multicore Fix/Float Pt Dig Sig Proc
♠ Produktbeschreiwung
Produit Attributer | Attribut Wäert |
Hersteller: | Texas Instrumenter |
Produit Kategorie: | Digital Signal Prozessoren & Controller - DSP, DSC |
Produit: | DSPs |
Serie: | TMS320C6678 |
Montage Stil: | SMD/SMT |
Package / Fall: | FCBGA-841 |
Kär: | c66x |
Zuel vu Cores: | 8 Kär |
Maximal Auer Frequenz: | 1 GHz, 1,25 GHz |
L1 Cache Instruktioun Memory: | 8 x 32 kB |
L1 Cache Data Memory: | 8 x 32 kB |
Programm Memory Gréisst: | - |
Daten RAM Gréisst: | - |
Betribssystemer Energieversuergung Volt: | 900 mV bis 1,1 V |
Minimum Operatioun Temperatur: | -40 C |
Maximal Operatioun Temperatur: | +100 C |
Verpakung: | Schacht |
Marke: | Texas Instrumenter |
Datebus Breet: | 8 bit/16 bit/32 bit |
Uweisunge Typ: | Fixed / Floating Point |
MMACS: | 320000 MMACS |
Feuchtigkeitempfindlech: | Jo |
Zuel vun I/Os: | 16 I/O |
Zuel vun Timer / Zähler: | 16 Timer |
Produit Typ: | DSP - Digital Signal Prozessoren & Controller |
Factory Pack Quantitéit: | 44 |
Ënnerkategorie: | Embedded Prozessoren & Controller |
Versuergungsspannung - Max: | 1,1 V |
Versorgungsspannung - Min: | 900 mV |
Eenheet Gewiicht: | 0,252724 oz |
♠ Multicore Fixed and Floating-Point Digital Signal Processor
Den TMS320C6678 DSP ass en héchst performant fixen/floating-point DSP deen op der TI KeyStone Multicore Architektur baséiert.Den neien an innovativen C66x DSP Kär integréiert, kann dësen Apparat mat enger Kärgeschwindegkeet vu bis zu 1,4 GHz lafen.Fir Entwéckler vun enger breet Palette vun Uwendungen, wéi Missiounskritesch Systemer, edesch Imaging, Test an Automatisatioun, an aner Uwendungen déi héich Leeschtung erfuerderen, bitt TI's TMS320C6678 DSP 11,2 GHz kumulative DSP an erméiglecht eng Plattform déi mächteg an einfach ze maachen ass benotzen.Zousätzlech ass et voll zréck kompatibel mat all existent C6000 Famill fixen a schwiewend Punkt DSPs.
TI's KeyStone Architektur bitt eng programméierbar Plattform déi verschidde Subsystemer integréiert (C66x Cores, Memory Subsystem, Peripherieger a Beschleuniger) a benotzt verschidden innovativ Komponenten an Techniken fir d'Intra-Device an Inter-Device Kommunikatioun ze maximéieren, déi verschidde DSP Ressourcen erlaabt effizient an nahtlos ze bedreiwen. .Zentral zu dëser Architektur sinn Schlësselkomponenten wéi Multicore Navigator, déi et effizient Datemanagement tëscht de verschiddenen Apparatkomponenten erlaabt.Den TeraNet ass en net-blockéierende Schaltstoff deen séier a streitfräi intern Datenbewegung erméiglecht.De Multicore Shared Memory Controller erlaabt Zougang zu gedeelt an extern Erënnerung direkt ouni aus Schaltstoffkapazitéit ze zéien.
• Aacht TMS320C66x™ DSP Core Subsystemer (C66x CorePacs), all mat
- 1,0 GHz, 1,25 GHz oder 1,4 GHz C66x Fixed/Floating-Point CPU Core
› 44,8 GMAC / Kär fir fix Punkt @ 1,4 GHz
› 22,4 GFLOP / Kär fir Floating Point @ 1,4 GHz
- Erënnerung
› 32K Byte L1P pro Kär
› 32K Byte L1D pro Kär
› 512K Byte Lokal L2 Pro Kär
• Multicore Shared Memory Controller (MSMC)
- 4096KB MSM SRAM Memory Gedeelt vun Aacht DSP C66x CorePacs
- Memory Protection Eenheet fir Béid MSM SRAM an DDR3_EMIF
• Multicore Navigator
- 8192 Multipurpose Hardware Schlaangen mat Queue Manager
- Packet-baséiert DMA fir Zero-Overhead Transfere
• Network Coprocessor
- Packet Accelerator Aktivéiert Ënnerstëtzung fir
› Transportplane IPsec, GTP-U, SCTP, PDCP
› L2 User Plane PDCP (RoHC, Air Chiphering)
› 1-Gbps Wire-Speed Duerchgang bei 1,5 MPackets pro Sekonn
- Sécherheetsaccelerator Engine erméiglecht Ënnerstëtzung fir
› IPSec, SRTP, 3GPP, WiMAX Air Interface, an SSL/TLS Sécherheet
› EZB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-bit Hash), MD5
› Bis zu 2,8 Gbps Verschlësselungsgeschwindegkeet
• Peripheriegeräter
- Véier Bunnen vum SRIO 2.1
› 1.24/2.5/3.125/5 GBaud Operatioun ënnerstëtzt pro Lane
› Ënnerstëtzt Direct I/O, Message Passing
› Ënnerstëtzt Véier 1×, Zwee 2×, One 4×, an Zwee 1× + One 2× Link Konfiguratiounen
- PCIe Gen 2
› Single Port Ënnerstëtzung 1 oder 2 Bunnen
› Ënnerstëtzt bis zu 5 GBaud pro Lane
- HyperLink
› Ënnerstëtzt Verbindunge mat anere KeyStone Architektur Geräter déi Ressource Skalierbarkeet ubidden
› Ënnerstëtzt bis zu 50 Gbaud
- Gigabit Ethernet (GbE) Switch Subsystem
› Zwee SGMII Häfen
› Ënnerstëtzt 10/100/1000 Mbps Operatioun
- 64-Bit DDR3 Interface (DDR3-1600)
› 8G Byte Adresséierbar Memory Space
- 16-Bit EMIF
- Zwee Telecom Serial Ports (TSIP)
› Ënnerstëtzt 1024 DS0s Per TSIP
› Ënnerstëtzt 2/4/8 Bunnen bei 32.768/16.384/8.192 Mbps pro Lane
- UART Interface
-ech 2
C Interface
- 16 GPIO Pins
- SPI Interface
- Semaphore Modul
- Siechzéng 64-Bit Timer
- Dräi On-Chip PLLs
• Kommerziell Temperatur:
-0°C bis 85°C
• Verlängert Temperatur:
– -40°C bis 100°C
• Missioun-kritesch Systemer
• High-Performance Rechenzäit Systemer
• Kommunikatiounen
• Audio
• Video Infrastruktur
• Imaging
• Analytics
• Vernetzung
• Media Veraarbechtung
• Industriell Automatisatioun
• Automatisatioun an Prozess Kontroll