XC6SLX75-2FGG484C Feld Programméierbar Gate Array
♠ Produktbeschreiwung
| Produit Attributer | Attribut Wäert |
| Hersteller: | Xilinx |
| Produit Kategorie: | FPGA - Feld Programméierbar Gate Array |
| RoHS: | Detailer |
| Serie: | XC6SLX75 |
| Zuel vu Logik Elementer: | 74637 LE |
| Zuel vun I/Os: | 280 I/O |
| Versorgungsspannung - Min: | 1,14 V |
| Versuergungsspannung - Max: | 1,26 V |
| Minimum Operatioun Temperatur: | 0 C |
| Maximal Operatioun Temperatur: | +85 C |
| Daten Taux: | - |
| Zuel vun den Transceiver: | - |
| Montage Stil: | SMD/SMT |
| Package / Fall: | FCBGA-484 |
| Marke: | Xilinx |
| Verdeelt RAM: | 692 kbit |
| Embedded Block RAM - EBR: | 3096 kbit |
| Maximal Operatioun Frequenz: | 1080 MHz |
| Feuchtigkeitempfindlech: | Jo |
| Zuel vu Logic Array Blocks - LABs: | 5831 LAB |
| Betribssystemer Energieversuergung Volt: | 1,2 V |
| Produit Typ: | FPGA - Feld Programméierbar Gate Array |
| Factory Pack Quantitéit: | 1 |
| Ënnerkategorie: | Programméierbar Logik ICs |
| Handelsnumm: | Spartaner |
| Eenheet Gewiicht: | 1,662748 oz |
♠ Spartan-6 Famill Iwwersiicht
D'Spartan®-6 Famill bitt führend Systemintegratiounsfäegkeeten mat de niddregsten Gesamtkäschte fir Héichvolumen Uwendungen.Déi dräizéng-Member Famill liwwert erweidert Dicht rangéiert vun 3,840 bis 147,443 Logikzellen, mat der Halschent vum Stroumverbrauch vu fréiere spartanesche Famillen, a méi séier, méi ëmfaassend Konnektivitéit.Gebaut op enger reife 45 nm Low-Power Kupferprozesstechnologie déi den optimale Balance vu Käschten, Kraaft a Leeschtung liwwert, bitt d'Spartan-6 Famill eng nei, méi effizient, Dual-Register 6-Input Lookup Table (LUT) Logik an eng räich Auswiel u gebaut-an System-Niveau Blocken.Dës enthalen 18 Kb (2 x 9 Kb) Block RAMs, zweeter Generatioun DSP48A1 Scheiwen, SDRAM Memory Controller, verstäerkte Mixed-Modus Clock Management Blocks, SelectIO™ Technologie, poweroptimiséiert High-Speed Serien Transceiver Blocks, PCI Express® kompatibel Endpoint Blocks, fortgeschratt System-Niveau Muecht Gestioun Modi, Auto-detektéieren Konfiguratioun Optiounen, a verstäerkte IP Sécherheet mat AES an Apparat DNA Schutz.
Dës Fonctiounen bidden eng bëlleg programméierbar Alternativ zu personaliséierten ASIC Produkter mat onendlecher Einfachheet vun der Benotzung.Spartan-6 FPGAs bidden déi bescht Léisung fir héich-Volumen Logik Designs, Konsument-orientéiert DSP Designs, a kascht-sensibel embedded Uwendungen.Spartan-6 FPGAs sinn déi programméierbar Silizium Fondatioun fir Targeted Design Plattformen déi integréiert Software an Hardware Komponenten liwweren, déi Designer erlaben op Innovatioun ze fokusséieren soubal hiren Entwécklungszyklus ufänkt.
• Spartaner-6 Famill:
- Spartan-6 LX FPGA: Logik optimiséiert
- Spartan-6 LXT FPGA: Héich-Vitesse Serien Konnektivitéit
• Entworf fir niddereg Käschten
- Multiple effizient integréiert Blocks
- Optimiséiert Auswiel vun I / O Standarden
- Staggeréiert Pads
- Héich-Volumen Plastik Drot-gebonnen Packagen
• Low statesch an dynamesch Muecht
- 45 nm Prozess optimiséiert fir Käschten an niddreg Muecht
- Wanterschlof Power-Down Modus fir null Muecht
- Suspend Modus ënnerhält Staat an Configuratioun mat Multi-Pin erwecht, Kontroll Verbesserung
- Niddereg Kraaft 1.0V Kärspannung (LX FPGAs, nëmmen -1L)
- Héichleistung 1.2V Kärspannung (LX an LXT FPGAs, -2, -3, an -3N Geschwindegkeetsgraden)
• Multi-Volt, Multi-Standard SelectIO ™ Interface Banken
- Bis zu 1.080 Mb/s Datenübertragungsrate pro Differenziell I/O
- Wielbar Output Drive, bis zu 24 mA pro Pin
- 3.3V bis 1.2VI/O Standards a Protokoller
- Niddereg-Käschte HSTL an SSTL Erënnerung Schnëttplazen
- Hot Swap Konformitéit
- Upassbar I / O Schluechtraten fir d'Signalintegritéit ze verbesseren
• Héich-Vitesse GTP Serien transceiver an der LXT FPGAs
- Bis zu 3,2 Gb/s
- Héichgeschwindeg Interfaces abegraff: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort, an XAUI
• Integréiert Endpunktblock fir PCI Express Designs (LXT)
• Low-Cost PCI® Technologie Ënnerstëtzung kompatibel mat der 33 MHz, 32- a 64-Bit Spezifizéierung.
• Effikass DSP48A1 Scheiwen
- High-Performance Arithmetik a Signalveraarbechtung
- Fast 18 x 18 Multiplikator an 48-bëssen Akkuen
- Pipelining a Kaskadefäegkeet
- Pre-adder fir Filterapplikatiounen ze hëllefen
• Integréiert Memory Controller Blocks
- DDR, DDR2, DDR3, an LPDDR Ënnerstëtzung
- Datenraten bis zu 800 Mb/s (12,8 Gb/s Peakbandbreedung)
- Multi-port Bus Struktur mat onofhängeg FIFO Design timing Problemer ze reduzéieren
• Iwwerfloss Logik Ressourcen mat verstäerkte Logik Kapazitéit
- Fakultativ Verréckelung aschreiwen oder verdeelt RAM Ënnerstëtzung
- Effizient 6-Input LUTs verbesseren d'Performance a minimiséieren d'Kraaft
- LUT mat Dual Flip-Flops fir Pipeline centric Uwendungen
• Block RAM mat enger breet Palette vun granularity
- Fast Block RAM mat Byte Schreiwen aktivéiert
- 18 Kb Blocken déi optional als zwee onofhängeg 9 Kb Block RAMs programméiert kënne ginn
• Clock Management Tile (CMT) fir eng verbessert Leeschtung
- Niddereg Kaméidi, flexibel Auer
- Digital Clock Manager (DCMs) eliminéieren d'Auer-Skew an d'Duty Cycle Verzerrung
- Phase-Locked Loops (PLLs) fir Low-jitter Clocking
- Frequenzsynthese mat simultaner Multiplikatioun, Divisioun a Phaseverschiebung
- Siechzéng niddereg-skew global Auer Netzwierker
• Vereinfacht Configuratioun, ënnerstëtzt niddereg-Käschten Standarden
- 2-Pin Auto-detektéieren Konfiguratioun
- Breet Drëtt Partei SPI (bis x4) an NOR Flash Support
- Feature räich Xilinx Plattform Flash mat JTAG
- MultiBoot Ënnerstëtzung fir Fern Upgrade mat multiple Bitstreams, mat Iwwerwaachungsschutz
• Verstäerkte Sécherheet fir Design Schutz
- Eenzegaarteg Apparat DNA Identifizéierer fir Design Authentifikatioun
- AES Bitstream Verschlësselung an de gréisseren Apparater
• Méi séier embedded Veraarbechtung mat verstäerkte, nidderegen Käschten, MicroBlaze ™ Soft Prozessor
• Industrie-Virwaat IP an Referenz Design
