XC7A50T-2CSG324I FPGA – Feldprogramméierbar Gate-Array XC7A50T-2CSG324I
♠ Produktbeschreiwung
| Produktattribut | Attributwäert |
| Hiersteller: | Xilinx |
| Produktkategorie: | FPGA - Feldprogramméierbar Gate-Array |
| Serie: | XC7A50T |
| Zuel vun de Logikelementer: | 52160 LE |
| Zuel vun den I/Oen: | 210 I/O |
| Versuergungsspannung - Min: | 0,95 V |
| Versuergungsspannung - Max: | 1,05 V |
| Minimal Betribstemperatur: | - 40°C |
| Maximal Betribstemperatur: | + 100°C |
| Datenrate: | - |
| Zuel vun den Transceiver: | - |
| Montagestil: | SMD/SMT |
| Pak / Këscht: | CSBGA-324 |
| Mark: | Xilinx |
| Verdeelt RAM: | 600 kbit |
| Agebaute Block-RAM - EBR: | 2700 kbit |
| Fiichtegkeetsempfindlech: | Jo |
| Zuel vun de Logik-Array-Blöcken - LABs: | 4075 LAB |
| Betribsspannung: | 1 V |
| Produkttyp: | FPGA - Feldprogramméierbar Gate-Array |
| Fabréckspack Quantitéit: | 1 |
| Ënnerkategorie: | Programméierbar Logik-ICs |
| Handelsnumm: | Artix |
| Eenheetsgewiicht: | 1 oz |
♠ Xilinx® 7 Serie FPGAs ëmfaassen véier FPGA Famillen, déi de komplette Spektrum u Systemufuerderungen adresséieren, vu bëllegen, klenge Formfaktor, käschtesensitive, héije Volumen Uwendungen bis hin zu ultra-High-End Konnektivitéitsbandbreet, Logikkapazitéit a Signalveraarbechtungskapazitéit fir déi usprochsvollst Héichleistungsapplikatiounen.
Xilinx® 7 Serie FPGAs ëmfaassen véier FPGA Famillen, déi déi komplett Gamme vu Systemufuerderungen erfëllen, vu bëllegen, klenge Formfaktor, käschtesensitive, groussvolumen Uwendungen bis hin zu ultra-High-End Konnektivitéitsbandbreet, Logikkapazitéit a Signalveraarbechtungskapazitéit fir déi usprochsvollst Héichleistungsapplikatiounen. D'7 Serie FPGAs enthalen:
• Spartan®-7 Famill: Optiméiert fir niddreg Käschten, niddregsten Energieverbrauch an héich I/O-Performance. Verfügbar a bëlleger, ganz klenger Formfaktorverpackung fir de klengste PCB-Foussofdrock.
• Artix®-7 Famill: Optiméiert fir Uwendungen mat geréngem Energieverbrauch, déi seriell Transceiver an en héijen DSP- an Logikduerchgank erfuerderen. Bitt déi niddregst Gesamtmaterialkäschte fir Uwendungen mat héijem Duerchgank a käschtesensitiv.
• Kintex®-7 Famill: Optiméiert fir déi bescht Präis-Leeschtung mat enger 2-facher Verbesserung am Verglach mat der viregter Generatioun, wat eng nei Klass vu FPGAs erméiglecht.
• Virtex®-7 Famill: Optiméiert fir déi héchst Systemleistung a Kapazitéit mat enger duebel sou grousser Verbesserung vun der Systemleistung. Apparater mat der héchster Leeschtung ginn duerch gestackte Silizium-Interconnect-Technologie (SSI) erméiglecht.
Gebaut op enger modernster, performanter, energiespuerender (HPL), 28 nm, High-k Metal Gate (HKMG) Prozesstechnologie, erméiglechen d'7er Serie FPGAs eng ongehéiert Erhéijung vun der Systemleistung mat 2,9 Tb/s I/O Bandbreet, 2 Millioune Logikzellen Kapazitéit an 5,3 TMAC/s DSP, wärend se 50% manner Stroum verbrauchen wéi Geräter vun der viregter Generatioun, fir eng voll programméierbar Alternativ zu ASSPs an ASICs ze bidden.
• Fortgeschratt héichperformant FPGA-Logik baséiert op realer 6-Input Lookup Table (LUT) Technologie, déi als verdeelt Speicher konfiguréierbar ass.
• 36 Kb Dual-Port Block-RAM mat agebauter FIFO-Logik fir Datenpufferung um Chip.
• Héichleistungs-SelectIO™-Technologie mat Ënnerstëtzung fir DDR3-Schnittstellen bis zu 1.866 Mb/s.
• Héichgeschwindegkeets-Seriell Konnektivitéit mat agebaute Multi-Gigabit-Transceiver vu 600 Mb/s bis maximal Geschwindegkeete vu 6,6 Gb/s bis zu 28,05 Gb/s, déi e spezielle Low-Power-Modus ubidden, deen fir Chip-zu-Chip-Schnittstellen optimiséiert ass.
• Eng benotzerkonfiguréierbar analog Interface (XADC), déi duebel 12-Bit 1MSPS Analog-Digital-Konverter mat on-Chip-Wärme- a Versuergungssensoren enthält.
• DSP-Scheiwen mat engem 25 x 18 Multiplikator, engem 48-Bit Akkumulator a Pre-Adder fir héich performant Filterung, inklusiv optiméiert symmetresch Koeffizientfilterung.
• Leistungsstark Auermanagement-Kachelen (CMT), déi Phase-Locked Loop (PLL) a Mixed-Mode Auermanager (MMCM) Blöcke kombinéieren fir héich Präzisioun a wéineg Jitter.
• Schnell integréiert Veraarbechtung mam MicroBlaze™ Prozessor implementéieren.
• Integréierte Block fir PCI Express® (PCIe), fir bis zu x8 Gen3 Endpoint- an Root Port-Designen.
• Grouss Auswiel u Konfiguratiounsoptiounen, dorënner Ënnerstëtzung fir Commodity Memories, 256-Bit AES Verschlësselung mat HMAC/SHA-256 Authentifikatioun, an agebaute SEU Detektioun a Korrektur.
• Bëlleg, wire-bond, bare-die Flipchip, a Flipchip-Verpakung mat héijer Signalintegritéit, déi eng einfach Migratioun tëscht Familljememberen am selwechte Pak bitt. All Pakete sinn an der blyfräier an ausgewählte Pakete an der blyfräier Optioun verfügbar.
• Entworf fir héich Leeschtung a niddregst Leeschtung mat 28 nm, HKMG, HPL-Prozess, 1,0V Kärspannungsprozesstechnologie an 0,9V Kärspannungsoptioun fir nach méi niddreg Leeschtung.
